एलटीस्पाइस सिमुलेशन में लैब इंटीग्रेटर परिणाम को पुनः बनाना

मैंने एक इंटीग्रेटर बनाने की कोशिश की है और वीडियो से आने वाली लैब फोटो पर समान प्रतिक्रिया प्राप्त की है।

जैसा कि आप देख सकते हैं कि मेरा इनपुट सममित है लेकिन मेरा आउटपुट +7.5 से -2V तक जाता है, आउटपुट क्यों है सममित नहीं? कारण क्या है?

https://www.youtube.com/watch?v=J62AVFREwxQ&t=848s






< br>जब आप एकीकृत करते हैं, तो इंटीग्रल के समाधान में एक स्थिर "ऑफ़सेट" शामिल होता है:

$$ \int{1\cdot dt} = t + k $$

वह स्थिरांक \$ k\$ किसी भी चीज़ के बराबर है अभिन्न के मूल्यांकन से पहले "प्रारंभिक स्थितियाँ" मौजूद थीं। आपके इलेक्ट्रॉनिक इंटीग्रेटर के मामले में, \$k\$ संधारित्र पर प्रारंभिक चार्ज का प्रतिनिधित्व करता है। यदि कैपेसिटर इनपुट सिग्नल लागू होने से पहले कोई चार्ज रखता है, या समय के साथ डीसी चार्ज जमा करता है, तो यह आपके आउटपुट में ऑफसेट \$k\$ के रूप में दिखाई देगा।

एक और समस्या है। यदि आपका इनपुट सिग्नल शून्य से ऊपर और नीचे बिल्कुल सममित नहीं है, या बिल्कुल 50% कर्तव्य चक्र नहीं है, तो आपका इंटीग्रेटर आउटपुट प्रत्येक चक्र के दौरान गिरने की तुलना में और अधिक बढ़ जाएगा, या इसके विपरीत। इसके परिणामस्वरूप एक आउटपुट ऑफसेट होगा जो प्रत्येक चक्र के साथ अधिक स्पष्ट हो जाएगा:

$$ \int{1.1\cdot dt} + \int{-0.9\cdot dt} \ne 0 $$
< br>$$ \int^{t=0.49}_{t=0.00}{1\cdot dt} + \int^{t=1.00}_{t=0.49}{-1\cdot dt} \ne 0 $$

आपके पीले इनपुट तरंगरूप को देखते हुए, मैं एक बड़ी विषमता देख सकता हूं। पीला 0V मार्कर (दाईं ओर) तरंगरूप के केंद्र से काफी ऊपर है। कोई अन्य परिवर्तन करने से पहले आपको इसे ठीक करना होगा। इनपुट विभव को शून्य से उतनी ही मात्रा में ऊपर बढ़ना चाहिए जितना यह शून्य से नीचे आता है, ताकि इसका औसत बिल्कुल 0V हो।

अभी एक और समस्या है। वास्तविक जीवन का ऑप-एम्प सही नहीं है। इसके इनपुट पर एक स्थायी गैर-शून्य वोल्टेज ऑफसेट होगा, जिसके परिणामस्वरूप आउटपुट में त्रुटि होगी। यह इतनी छोटी त्रुटि है कि हम अक्सर इसे अनदेखा कर सकते हैं, लेकिन एक इंटीग्रेटर के मामले में, वह त्रुटि समय के साथ जमा हो जाती है, और परिणामस्वरुप आउटपुट ऑफसेट धीरे-धीरे बढ़ता/घटता है, भले ही बाकी सब कुछ सही हो, जैसे कि सही इनपुट वोल्टेज समरूपता, और ठीक 50% कर्तव्य चक्र।

व्यवहार में हम डीसी संचय को रोकने के लिए, संधारित्र के समानांतर, नीचे एक बहुत बड़ा प्रतिरोध, आर2 शामिल करते हैं:



इस सर्किट का अनुकरण करें â सर्किटलैब का उपयोग करके बनाया गया योजनाबद्ध

बस सुनिश्चित करें कि \$R_2 >> R_1\$।

डिज़ाइन में अनंत डीसी लाभ (गैर-आदर्श ऑपैंप में खुला लूप लाभ) है और यह जो भी ओपैम्प गैर-आदर्शता को बढ़ाएगा जिसे इनपुट वोल्टेज ऑफसेट के रूप में मॉडल किया जा सकता है। 100 डीसी लाभ बनाकर और संधारित्र की प्रारंभिक स्थिति (\$IC=0 V\$) सेट करके, निपटान समय को कम करने के लिए, यह नया व्यवहार है:



यहां तक ​​कि इसके साथ भी कम लाभ, इनपुट सिग्नल में एक छोटी सी विषमता (नीचे 10 एमवी) को बढ़ाया जाएगा:



एलटीस्पाइस जिस तरह से काम करता है वह सिमुलेशन शुरू होने से पहले सर्किट को t=0 पर हल करता है, मानो सर्किट लगा हो वह स्थिति बहुत लंबे समय तक रही। इसका मतलब है कि कैपेसिटर को ओपन-सर्किट और इंडक्टर्स को शॉर्ट्स (या डीसी प्रतिरोध) माना जाता है। इसे 'प्रारंभिक ऑपरेटिंग बिंदु' समाधान कहा जाता है।

इस मामले में आपके पास इंटीग्रेटर पर -100mV लगाया गया है, इसलिए ऑप-एम्प, निश्चित रूप से, सकारात्मक दिशा में रेल करेगा क्योंकि आपने इसे एकीकृत कर लिया है वोल्टेज (प्रभावी रूप से) हमेशा के लिए। इस विशेष ऑप-एम्प के साथ इसका मतलब है कि क्षणिक सिमुलेशन की शुरुआत में लगभग +7.5V।

क्षणिक सिमुलेशन ऑप-एम्प रेलिंग के साथ शुरू होता है, जिसका अर्थ है कि एक सममित इनपुट के बाद यह वापस आ जाएगा। अगला नकारात्मक आधा-चक्र रेलिंग के करीब (या थोड़ा खराब, घटकों के व्यवहार में खामियों पर निर्भर करता है)।

यदि मैं प्रारंभिक ऑपरेटिंग बिंदु समाधान (.ट्रान) को छोड़ने के लिए सिमुलेशन कमांड बदलता हूं 300u यूआईसी) और पल्स को पल्स (-.1 .1 25u 1n 1n 50u 100u 2) में बदलें, मैं सिमुलेशन में एक सममित +/- 5V आउटपुट प्राप्त कर सकता हूं। शुरुआती 25 माइक्रोसेकंड की देरी से सकारात्मक आधे चक्र की तैयारी में आउटपुट +5V हो जाता है, जिससे यह -5V तक नीचे चला जाता है।

एक वास्तविक सर्किट में इंटीग्रेटर wil